

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-213975

(43) Date of publication of application: 20.08.1996

(51)Int.CI.

H04L 7/00

G06F 12/00 H04L 13/08

(21)Application number : **07-016739**

(71)Applicant : OKI ELECTRIC IND CO LTD

(22) Date of filing:

03.02.1995


(72)Inventor: FUKAZAWA AKIHIKO

(54) BIT PHASE SYNCHRONIZING CIRCUIT

(57) Abstract:

PURPOSE: To provide the bit phase synchronizing circuit where the number of phase timings of a read memory prescribing signal is increased and a small number of memories are provided.

CONSTITUTION: A write control means WK1 generates the write memory prescribing signal, which cyclically varies memories MEM1 and MEM2 where respective bit values of input data are stored, based on a first clock C1 and gives this signal to a memory part M1, and respective bit values are cyclically stored in memories. A read control means RK1 generates a read memory prescribing signal, which cyclically varies memories from which stored values are outputted, based on a second clock C2 having n-fold ((n) is an integer equal to or larger than 2) frequency of the first clock, and gives this signal to the memory part, and stored bit values are successively outputted from memories. The read control means RK1 can generate plural kinds of read memory prescribing signals, and a phase comparison means ϕ COMP makes the read control means RK1 output the



read memory prescribing signal of the different phase at the time of contention between write to and read from the same memory.

LEGAL STATUS

[Date of request for examination]

31.07.2001

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平8-213975

(43)公開日 平成8年(1996)8月20日

(51) Int.Cl.⁶

體別記号

FΙ

技術表示箇所

H04L 7/00

Α

A

G06F 12/00 H04L 13/08 560 D

審査請求 未請求 請求項の数2 OL (全 14 頁)

(21)出願番号

特願平7-16739

(71)出顧人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(22)出顧日 平原

平成7年(1995)2月3日

(72)発明者 深澤 明彦

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 工藤 宜幸 (外2名)

(54) 【発明の名称】 ビット位相同期回路

(57)【要約】

【目的】 少ないメモリ数のビット位相同期回路を提供する。

【構成】 書込制御手段WK1は、第1のクロックC1に基づいて、入力データの各ピット値を格納するメモリMEM1、MEM2を巡回的に可変させる書込メモリ規定信号を形成してメモリ部M1に与え、入力データの各ピット値は各メモリに巡回的に格納される。読出制御を保K1は、第1のクロックの2以上の整数倍の周波数を有する第2のクロックC2に基づいて、格納値を出めるメモリを巡回的に可変させる読出メモリ規定信号を形成してメモリ部に与え、各メモリから格納ピット値を順次出力させる。読出制御手段は、読出メモリ規定信号として複数種類のものを形成可能であり、位相比較手段。COMPは、同一メモリの書込と読出との競合時に、異なる位相の読出メモリ規定信号を読出制御手段から出力させる。



1

【特許請求の範囲】

【請求項1】 第1のクロックに同期した入力デジタル データを、第1のクロックのN(Nは2以上の自然数) 倍の周波数を有する、第1のクロックとは独立した位相 を持つ第2のクロックに同期させた出力デジタルデータ に変換させるビット位相同期回路において、

入力デジタルデータのピット値を格納するM (Mは2以 上の自然数) 個のメモリを有するメモリ部と、

第1のクロックに基づいて、入力デジタルデータの各ビ ット値を格納する上記メモリを巡回的に可変させる、第 10 献 3 に記載されたものがある。 1のクロックに同期した書込メモリ規定信号を形成して 上記メモリ部に与える書込制御手段と、

第2のクロックに基づいて、格納ビット値を出力させる 上記メモリを巡回的に可変させる、第2のクロックに同 期した読出メモリ規定信号を形成して上記メモリ部に与 えるものであって、読出メモリ規定信号として、第2の クロックの周期の整数倍だけ位相が異なる複数種類のも のを形成可能な読出制御手段と、

書込メモリ規定信号及び読出メモリ規定信号に基づい て、同一メモリにおける書込と読出との競合を監視し、 競合時に、異なる位相の読出メモリ規定信号を上記読出 制御手段から出力させる位相比較手段とを有することを 特徴とするビット位相同期回路。

【請求項2】 上記メモリ部が2個のメモリを備えてい ることを特徴とする請求項1に記載のビット位相同期回 路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、第1のクロックに同期 したデジタルデータを、第1のクロックのN(Nは2以 上の自然数) 倍の周波数を有する、第1のクロックとは 独立した位相を持つ第2のクロックに同期させたデジタ ルデータに変換させるビット位相同期回路に関し、例え ば、ビット位相が任意なデジタルデータを扱う伝送装 置、多重化装置、交換装置等に適用し得るものである。 [0002]

【従来の技術】例えば、B-ISDNにおいては、これ までのN-ISDNよりも高速(例えば620Mbit/s) のデジタルデータを処理しなければならず、ジッタ累積 や波形劣化等の影響が顕著であるので、デジタルデータ 40 及びC3の周波数が同一の場合に有効なものである。 をリタイミングしてビット毎の位相を合わせると共に波 形再生を行なう、伝送装置や多重化装置や交換装置等に 設けられるビット位相同期回路がより重要である。 ビッ ト位相同期回路として各種の方式に従うものがあるが、 高速なデジタルデータを取扱う装置の場合、下記文献1 及び文献2に記載されているように位相マージンからの 理由により、エラスティックストアを用いた方式が好適 と考えられている。

【0003】文献1『大塚祥広他、「高速通話路におけ るビット位相同期回路構成法」、電子情報通信学会論文 50 出し側が、書込みクロックとして用いられる第1のクロ

2

誌 B-I Vol. J74-B-I No. 4 p p. 304-312 1991年4月』 文献2『大塚祥広他、「高速通話路におけるピット位相 同期回路構成法」、信学技報 SSE89-114』 文献3『特開平2-76332号公報』

第1のクロックに同期したデジタルデータを、第1のク ロックのN倍の周波数を有する第1のクロックと非同期 の第2のクロックに同期させる、エラスティックストア 方式に従うビット位相同期回路としては、従来、上記文

【0004】以下、図2及び図3を参照しながら、従来 のビット位相同期回路を簡単に説明する。

【0005】図2は、エラスティックストア方式に従う 一般的なビット位相同期回路の動作原理の説明図であ る。エラスティックストアESは、複数(図2は8個) のメモリMEM1~MEM8 (例えばそれぞれがフリッ プフロップ回路でなる)を有するメモリ部MEMと、こ のメモリ部MEMの書込みメモリを規定する信号(以 下、書込メモリ規定信号と呼ぶ)を生成する書込制御手 20 段WKと、メモリ部MEMの読出しメモリを規定する信 号(以下、読出メモリ規定信号と呼ぶ)を生成する読出 制御手段RKとから構成されている。

【0006】書込制御手段WKは、入力データに同期し た第1のクロックC1が与えられる毎に、入力データを 書込むメモリ部MEMのメモリを巡回的に変化させる書 込メモリ規定信号を生成し、一方、読出制御手段RK は、第3のクロックC3が与えられる毎に、格納データ を読出すメモリ部MEMのメモリを巡回的に変化させる 読出メモリ規定信号を生成する。書込制御手段WK及び 読出制御手段RKの動作開始時には、両者の初期位相を 半周期ずらし、書込みメモリへの書込み位相と(例えば MEM1)及び読出しメモリからの読出し位相と(例え ばMEM5)が最も異なるようにし、ジッタ変動等があ ってもスリップが発生し難くし、その後は、エラスティ ックストアESの書込み、読出しを通じて、第1のクロ ックC1に同期していた入力データを第3のクロックC 3に同期するように変換する。

【0007】エラスティックストア方式のビット位相同 期回路は、以上のように、第1及び第3のクロックC1

【0008】ところで、並列的に入力された異なるデー 夕速度を有する複数の入力データが、それぞれ対応する ビット位相同期回路を介した後にビット同期されている ことを要求する装置がある。図2に示すビット位相同期 回路は、このような要求に答えることができない。

【0009】かかる不都合を解決すべく、上記文献3に 記載のビット位相同期回路1においては、図3に示すよ うに、エラスティックストアESに加えて、分周回路2 を備えている。そして、エラスティックストアESの読 3

ックClのN倍の周波数を有する第2のクロックC2を 生成し、この第2のクロックC2を分周回路2が1/N 分周することで、書込みクロックと同一周波数の第3の クロックC3に変換してエラスティックストアESに読 出しクロックとして与える。ここで、第2のクロックC 2の周波数を、異なるデータ速度を有する複数の入力デ ータのデータ速度の公倍数に対応した周波数とし、各ビ ット位相同期回路の分周比を入力データの速度に応じて 選定することにより、複数のビット位相同期回路から出 ができる。

[0010]

【発明が解決しようとする課題】ところで、第1のクロ ックC1のN倍の周波数を有する生成された第2のクロ ックC2を、仮に、読出制御手段RKに直接入力したと すると、読出制御手段RKの位相数は、書込制御手段W Kの位相数のN倍になり、読出制御手段RKの位相選択 肢が多くなり、スリップの発生を未然にかなり押さえる ことができ、また、エラスティックストアESのメモリ 部Mのメモリ数を押さえることも可能となる。

【0011】しかしながら、図3のビット位相同期回路 では、第2のクロックC2を分周回路2で分周して読出 制御手段RKに与えているため、読出制御手段RKの位 相数は書込制御手段WKの位相数と同じである。その結 果、スリップを有効に回避しようとすると、エラスティ ックストアESのメモリ部Mのメモリ数をかなり多くし ておかなければならない。

【0012】すなわち、図3に示した従来回路1は、第 2のクロックC2が、第1のクロックC1のN倍の周波 直接的には位相制御に利用しておらず、そのため、エラ スティックストアESのメモリ部Mのメモリ数がかなり 多くなっていた。実際上、各メモリはフリップフロップ 回路で実現されることが多いが、メモリ数が多いと、集 積回路で実現する場合に占有面積を大きくとり、他の回 路部分の面積を圧迫し、同一チップに実現する回路が少 なくなるという不都合も生じる。

【0013】そのため、エラスティックストアのメモリ 数を減少できる、読出し側のクロックが書込み側のクロ ックのN倍の周波数を有するビット位相同期回路が望ま 40 れている。

[0014]

【課題を解決するための手段】かかる課題を解決するた め、本発明においては、第1のクロックに同期した入力 デジタルデータを、第1のクロックのN(Nは2以上の 自然数) 倍の周波数を有する、第1のクロックとは独立 した位相を持つ第2のクロックに同期させた出力デジタ ルデータに変換させるビット位相同期回路において、以 下の手段を有するようにした。

【0015】すなわち、入力デジタルデータのビット値 50 である場合を示している。

を格納するM (Mは2以上の自然数) 個のメモリを有す るメモリ部と、第1のクロックに基づいて、入力デジタ ルデータの各ビット値を格納するメモリを巡回的に可変 させる、第1のクロックに同期した書込メモリ規定信号 を形成してメモリ部に与える書込制御手段と、第2のク ロックに基づいて、格納ビット値を出力させるメモリを 巡回的に可変させる、第2のクロックに同期した読出メ モリ規定信号を形成してメモリ部に与えるものであっ て、読出メモリ規定信号として、第2のクロックの周期 力されたデータを速度は異なるがビット同期させること 10 の整数倍だけ位相が異なる複数種類のものを形成可能な 読出制御手段と、書込メモリ規定信号及び読出メモリ規 定信号に基づいて、同一メモリにおける書込と読出との 競合を監視し、競合時に、異なる位相の読出メモリ規定 信号を読出制御手段から出力させる位相比較手段とを有 するようにした。

[0016]

【作用】本発明のビット位相同期回路において、書込制 御手段は、第1のクロックに基づいて、入力デジタルデ ータの各ビット値を格納するメモリを巡回的に可変させ 20 る、第1のクロックに同期した書込メモリ規定信号を形 成してメモリ部に与え、これにより、入力デジタルデー タの各ピット値はM個のメモリに巡回的に格納される。 一方、読出制御手段は、第2のクロックに基づいて、格 納ビット値を出力させるメモリを巡回的に可変させる、 第2のクロックに同期した読出メモリ規定信号を形成し てメモリ部に与え、これにより、各メモリは巡回的にそ の格納ビット値を出力させる。

【0017】ここで、読出制御手段は、読出メモリ規定 信号として、第2のクロックの周期の整数倍だけ位相が 数を有するにも拘らず、その周波数がN倍であることを 30 異なる複数種類のものを形成可能なものであり、位相比 較手段は、書込メモリ規定信号及び読出メモリ規定信号 に基づいて、同一メモリにおける書込と読出との競合を 監視し、競合時に、異なる位相の読出メモリ規定信号を 読出制御手段から出力させる。

> 【0018】このように、読出側の位相数(読出メモリ 規定信号の位相タイミング)を従来より多くしたので、 メモリの数が少なくても(例えば2個)、第2のクロッ クに同期した出力デジタルデータを出力できる。

[0019]

【実施例】

(A) 第1 実施例

以下、本発明によるビット位相同期回路の第1実施例を 図面を参照しながら説明する。

【0020】図1は、第1実施例(及び後述する第2実 施例)の原理の概略説明図である。なお、図1は、原理 の理解を容易にすべく、入力データに同期した第1のク ロックC1の周波数fw に対する入力データを取込む側 が生成した第2のクロックC2の周波数fr の倍数Nが 2であって、エラスティックストア内のメモリ数Mが2

【0021】この第1実施例のビット位相同期回路は、 分周回路を備えず、図1に示すように、エラスティック ストアES1だけから構成されている。

【0022】エラスティックストアES1は、上述した ように2 (=M) 個のメモリMEM1及びMEM2を有 するメモリ部M1と、このメモリ部M1の書込みメモリ を規定する書込メモリ規定信号を生成する書込制御手段 WK1と、メモリ部M1の読出しメモリを規定する読出 メモリ規定信号を生成する読出制御手段RK1と、書込 の位相を比較する位相比較回路 o COMPとから構成さ れている。

【0023】この第1実施例の書込制御手段WK1も、 従来と同様に、入力データに同期した第1のクロックC 1が与えられる毎に、入力データを書込むメモリ部M1 のメモリを巡回的に変化させる書込メモリ規定信号を生 成し、一方、読出制御手段RK1も、第2のクロックC 2が与えられる毎に、格納データを読出すメモリ部M1 のメモリを巡回的に変化させる読出メモリ規定信号を生 成する。そして、これら書込メモリ規定信号及び読出メ モリ規定信号が規定するメモリMEM1又はMEM2を 異なるようにすることにより、メモリ部M1への入力デ ータの書込み及び読出しを通じて、メモリ部M1から読 み出されたデータ(従って入力データ)が第2のクロッ クC2に同期したものとなる。

【0024】ここで、書込制御手段WK1の位相数Pw は、メモリ数Mに等しい2である。これに対して、この 第1実施例の場合、読出制御手段RK1の位相数Pr は、書込制御手段WK1の位相数Pw と、両クロック信 ×M) = 4 に選定されている。

【0025】データをアクセスするメモリの数M(= 2) が定まっているので、書込制御手段WK1の位相数 Pw 及び読出制御手段RK1の位相数Pr は最低限メモ リ数Mだけあれば良い。しかし、この第1実施例におい ては、読出制御手段RK1の位相数Pr としてN×Pw (=4) 個を用意しており、そのN×Pw (=4) 個の 位相を、各組での位相差が均等になるようにPw(= 2) 個ずつのN (=2) 組に分け、書込制御手段WK1 の位相との関係が最も良好な (スリップを防止できる) 読出制御手段RK1の位相の組を、位相比較回路 φCO MPによって常時監視して選択させる。

【0026】なお、第2のクロックC2の周波数fr が、第1のクロックC1の周波数fwのN倍であるの で、読出制御手段RK1の位相数Pr として書込制御手 段WK1の位相数Pw のN倍を実現することは容易であ る。

【0027】従って、通常の動作時における読出制御手 段RK1の位相数は書込制御手段WK1の位相数と等し

御手段RK1の位相数Pr は書込制御手段WK1のN倍 であって位相選択数もN倍になり、読出し時の位相余裕 をこの分増大させることができる。

6

【0028】 すなわち、第1 実施例は、(1) メモリ部M 1への書込み、読出しを通じて入力データを第2のクロ ックC2に同期させること、(2) メモリ部M1から読出 すデータを規定する読出制御手段RK1の位相数Prを 書込制御手段WK1のN倍とすること、(3) 読出制御手 段RK1の位相数Pr を、各組での位相差が均等になる 制御手段WK1及び読出制御手段RK1からの出力信号 10 ようにメモリ数MずつのN組に分け、書込制御手段WK 1の位相との関係が最も良好な読出制御手段 RK1の位 相の組を、位相比較回路。COMPによって選択させる こと、などを原理とする。

> 【0029】図4は、このような原理に従う第1実施例 のビット位相同期回路の構成を示すブロック図であり、 図5は、その各部タイミングチャートである。なお、図 4は、上述したN及びMがそれぞれ2の場合の回路を示 している。

【0030】図4において、第1実施例のピット位相同 20 期回路10は、入力データ取込み用の2(=M)個のラ ッチ回路11及び12と、セレクタ13と、出力データ のラッチ用のラッチ回路14と、書込みカウンタ15 と、読出しカウンタ16と、位相比較回路17とから構 成されている。

【0031】ここで、2個のラッチ回路11及び12 と、セレクタ13と、出力データのラッチ用のラッチ回 路14とが図1におけるメモリ部M1に該当し、書込み カウンタ15が図1における書込制御手段WK1に該当 し、読出しカウンタ16が図1における読出制御手段R 号C1及びC2間の周波数倍数Nとの積N×Pw (=N 30 K1に該当し、位相比較回路17が図1における位相比 較回路。COMPに該当する。なお、セレクタ13と、 出力データのラッチ用のラッチ回路14とが、図1にお ける読出制御手段RK1の要素と見ることもできる。

> 【0032】 書込みカウンタ15には、図5(A)に示 す入力データに同期した図5(B)に示す書込みクロッ ク(第1のクロック)WCKが与えられ、書込みカウン タ15は、この書込みクロックWCKに基づいて、入力 データ取込み用の2個のラッチ回路11及び12のそれ ぞれに対する書込みクロックWCKに同期したラッチ指 40 令信号W1及びW2(これらの組が上述した書込メモリ 規定信号に相当)を形成する。

【0033】書込みカウンタ15が形成するこれらラッ チ指令信号W1及びW2は、図5 (C)及び (D) に示 すように相補的なものであり、入力データの連続するビ ット値を2個のラッチ回路11及び12が交互に取り込 むように変化するものである。

【0034】入力データ取込み用の各ラッチ回路11、 12は、例えばD型フリップフロップ回路で構成されて いる。これらラッチ回路11及び12には入力データが いが、どの組の位相を用いるかまでも含めると、読出制 50 共通に入力されており、各ラッチ回路11、12は、上 述した対応するラッチ指令信号W1、W2の立上りエッ ジに基づいて入力データを取り込む。

【0035】従って、ラッチ回路11からの出力データ は、図5(E)に示すように入力データの一つ置きのビ ット値a1、b1、c1、…を取り込んだものとなり、 しかも、その周期が入力データのビット周期の2倍のも のとなる。一方、ラッチ回路12からの出力データは、 図5 (F) に示すように入力データの他の一つ置きのビ ット値a2、b2、c2、…を取り込んだものとなり、 のとなる。

【0036】読出しカウンタ16には、図5(B)に示 す書込みクロックWCKに非同期であってその2(= N) 倍の周波数を有する読出しクロック (第2のクロッ ク) RCKが与えられている。読出しカウンタ16は、 この読出しクロックRCKに基づいて、セレクタ13に 与える2ビットの選択制御信号(上述した読出メモリ規 定信号に相当)R1及びR2を形成する。

【0037】読出しカウンタ16が形成する選択制御信 号の各ピット(以下、選択制御ピットと呼ぶ)R1、R 2はそれぞれ、図5(H)、(I)に示すように、基本 的にはデューティ比が 1/4 (ここで4はM×Nの値で ある)のパルス信号でなり、選択制御ビットR1の有意 期間と選択制御ビットR2の有意期間とが各ビットデー タの半周期ずつずれたものである。なお、各選択制御ビ ットR1、R2の有意期間は、入力データの1ビット期 間の半分であり、また、読出しクロックRCKの1周期 の期間に等しい。

【0038】セレクタ13には、その選択入力として、 ラッチデータと、出力データのラッチ回路14にラッチ されたデータとが入力されている。セレクタ13は、選 択制御ビットR1が有意のときにラッチ回路11のラッ チデータを選択し、選択制御ビットR2が有意のときに ラッチ回路12のラッチデータを選択し、選択制御ビッ トR1及びR2が共に非有意のときにラッチ回路14の ラッチデータを選択する。

【0039】このような選択データが入力されるラッチ 回路14は、例えばD型フリップフロップ回路で構成さ れているものであり、読出しクロックRCK(の立下り エッジ) がラッチ指令信号として与えられている。な お、立上り位相をラッチ指令信号とすることもできる。

【0040】両選択制御ビットR1及びR2が、上述し たように変化するので、セレクタ13は、ラッチ回路1 1のラッチデータ、ラッチ回路14のラッチデータ、ラ ッチ回路12のラッチデータ、ラッチ回路14のラッチ データの順に選択データを切り換えると共に、各選択デ ータ期間を読出しクロックRCKの1周期の期間にす る。セレクタ13が選択するラッチ回路11のラッチデ 8

データとはフィードバックにより等しく、また、セレク タ13が選択するラッチ回路12のラッチデータとその 次のタイミングでのラッチ回路14のラッチデータとは フィードバックにより等しく、すなわち、ラッチ回路1 4は、出力データのラッチ機能のみならず、セレクタ1 3へのフィードバックを通じて、セレクタ13が選択し た入力データ取込み用ラッチ回路11、12からのビッ トデータの期間を、その2倍の期間に引き伸ばす機能を 担っている。かくして、ラッチ回路14からの出力デー しかも、その周期が入力データのビット周期の2倍のも 10 夕は、図5 (K)に示すように、入力データを読出しク ロックRCKに同期させたものとなる。

> 【0041】位相比較回路17には、書込みカウンタ1 5からのラッチ回路11へのラッチ指令信号W1、読出 しカウンタ16からのセレクタ13へのラッチ回路11 のラッチデータの選択指示に係る選択制御ビットR1、 及び、読出しクロックRCKが与えられる。

【0042】ラッチ回路11又は12への入力データの 取込みと、ラッチ回路11又は12の格納データの出力 データへの選択とがほぼ同時に行なわれると、同一デー 20 タを2度出力データにしたり出力データにされない格納 データが生じたりのスリップが発生するので、この第1 実施例においては、ラッチ指令信号W1の立上りエッジ を中心とした書込みクロックWCKの半分の周期をラッ チ回路11の格納データを出力データにすることの禁止 位相範囲AROとしており、これ以外の時間をラッチ回 路11の格納データを出力データにすることの許容位相 範囲AR1としている。

【0043】位相比較回路17は、入力されたラッチ指 令信号W1、選択制御ビットR1及び読出しクロックR 入力データ取込み用の2個のラッチ回路11及び12の 30 CKに基づいて、選択制御ビットR1の立上りエッジが 禁止位相範囲ARO又は許容位相範囲AR1のいずれの 時間位置にあるかを判定し、選択制御ビットR1の立上 りエッジが禁止位相範囲AROに位置するときには、図 5 (G) に示すように、次の選択制御ビットR1の有意 パルスに同期させてリセット信号(初期値)を読出しカ ウンタ16に与える。

> 【0044】読出しカウンタ16は、リセット信号が与 えられたとき、選択制御ビットR1及びR2を初期位相 にし直す。この第1実施例の場合、読出しカウンタ16 40 は、図5 (H) 及び (I) に示すように、リセット信号 が与えられる前の選択制御ビットR1及びR2の位相 を、リセット信号が与えられたときにリセット動作によ りそれぞれその1/4周期だけ遅らせることを行なって いる。なお、3/4周期遅らせても良い。

【0045】ここで、スリップを防止する他の方法とし ては、電源の立上げ時に書込みカウンタ15及び読出し カウンタ16を初期設定(リセット)する方法であり、 この方法も採用可能である。しかし、この方法では、そ の後に書込みクロックWCK又は読出しクロックRCK ータとその次のタイミングでのラッチ回路14のラッチ 50 のいずれかが瞬断した場合、両カウンタの位相がデータ

誤りを起こす位相となる恐れがあり、これを避けようと すると入力データの取込み用ラッチ回路は2個で済まな くなる。

a

【0046】また、位相比較回路17がリセットする対 象を書込みカウンタ15とすることも考えられる。この 第1実施例の場合、書込みクロックWCKの周波数は読 出しクロックRCKの周波数より低く書込みカウンタ1 5の位相数を多くとれず、このような少ない位相に対し てリセットを行なうのであれば、入力データの取込み用 ラッチ回路は2個で済まなくなる。

【0047】そのため、この第1実施例においては、上 述したスリップ防止方法を採用している。

【0048】なお、エラスティックストア方式のビット 位相同期回路においては、一般に、入力データを格納す るメモリを規定する信号の発生回路は「書込みカウン タ」、格納データを読出すメモリを規定する信号の発生 回路は「読出しカウンタ」と呼ばれているので、この明 細書においても、その呼称を用いており、書込みカウン タ15及び読出しカウンタ16は、必ずしもカウンタで 構成されていることは要しない。

【0049】以上の構成を有する第1実施例のビット位 相同期回路において、図5 (B) に示す書込みクロック WCKに同期した図5(A)に示す入力データが当該ビ ット位相同期回路に入力されると、その入力データの各 ピット値は、書込みカウンタ15が書込みクロックWC Kに基づいて形成した図5(C)及び(D)に示すラッ チ指令信号W1及びW2によって、ラッチ回路11及び 12に交互に取り込まれ、各ラッチ回路11、12から は、図5(E)、(F)に示す入力データの1個置きの ビット値の時間軸を2倍した出力データが出力される。 【0050】各ラッチ回路11、12からのラッチデー タは、読出しカウンタ16が図5(J)に示す読出しク ロックRCKに基づいて形成した選択制御信号を構成す る図5 (H) 及び(I) に示す選択制御ビットR1及び R2に応じて、セレクタ13で選択される。

【0051】ラッチ回路12がラッチデータの更新を行 なった直後ではラッチ回路11からの出力データが、セ レクタ13によって選択されてその後段のラッチ回路1 4に読出しクロックRCKに同期して取り込まれ、読出 14にラッチされたデータがセレクタ13によって選択 されてラッチ回路14に読出しクロックRCKに同期し て取り込まれ、次のラッチ回路11がラッチデータの更 新を行なった直後のタイミングではラッチ回路12から の出力データが、セレクタ13によって選択されてその 後段のラッチ回路14に読出しクロックRCKに同期し て取り込まれ、読出しクロックRCKの次のタイミング でもこのラッチ回路14にラッチされたデータがセレク タ13によって選択されてラッチ回路14に読出しクロ

1

路14からは、ラッチ回路11及び12にラッチされた ビットデータを交互に含む、しかも、各ビット値の期間

が読出しクロックRCKの2周期(従って入力データの ピット期間に等しい)であって読出しクロックRCKに 同期している図5 (K) に示すデータが出力される。

10

【0052】このようにして、書込みクロックWCKに 同期した入力データが分周回路を用いずに読出しクロッ クRCKに同期したデータに変換される。

【0053】このようなデータのクロック乗換え中にお 10 いては、ラッチ回路11へのラッチ指令信号W1、セレ クタ13へのラッチ回路11のラッチデータの選択指示 に係る選択制御ビットR1、及び、読出しクロックRC Kが位相比較回路17に入力され、位相比較回路17に よって、ラッチ回路11でのラッチタイミング及びその ラッチデータの選択タイミングの同時性(競合)が常時 監視され、スリップを引き起こす可能性がある程度の同 時性がある場合には、位相比較回路17から読出しカウ ンタ16に図5(G)に示すリセット信号(初期値)が 与えられる。このとき、読出しカウンタ16がリセット 20 され、選択制御ビットR1及びR2の位相が初期位相に 変更され、1回だけ強制的にスリップを発生させるが、 それ以降、スリップの発生を防止させるようにする。

【0054】従って、上記第1実施例によれば、2個の メモリによって、高速な読出しクロックへの入力データ の乗せ換えを実行できるビット位相同期回路を実現でき る。上記文献1に記載されているように、従来において は、メモリ数が3以上なされば実用的な回路を実現でき なかったが、この第1実施例によれば、読出し側の位相 数を書込み側の位相数のN倍にしたことにより、2個の 30 メモリによって実用上十分なビット位相同期回路を実現 できる。

【0055】また、第1実施例によれば、メモリ数を従 来より減少させているが、入力クロックのジッタ余裕度 は従来回路と同様である。すなわち、入力クロックのジ ッタ余裕度は書込み時の位相余裕に支配されるが、入力 データを入力クロックに同期してラッチ回路(メモリ) に取り込む点は従来と同様であるので、入力クロックの ジッタ余裕度を従来回路と同様にできる。

【0056】さらに、第1実施例によれば、入力データ レクロック R C K の次のタイミングでもこのラッチ回路 40 の速度が高速であっても設計を容易にできるという効果 を得ることができる。読出し側の多数の位相数を多相ク ロックで実現することも考えられるが、入力データの速 度が高速になるほど、所定の位相差を有する多相クロッ クを形成することは難しく、読出しクロックのN周期中 の1周期だけ有意なパルス信号を形成する第1実施例に 比較してその高速設計は難しい。

【0057】(B)第2実施例

次に、本発明によるビット位相同期回路の第2実施例を 図面を参照しながら説明する。図6は、第1 実施例につ ックRCKに同期して取り込まれ、かくして、ラッチ回 50 いて説明したと同一の原理に従う第2実施例のビット位

(7)

12

相同期回路の構成を示すプロック図であり、図7は、そ の各部タイミングチャートである。 なお、図6は、上述 したN及びMがそれぞれ2の場合の回路を示している。 また、図6において、第1実施例に係る図4との同一、 対応部分には同一符号を付して示している。

【0058】図6及び図4の比較から明らかなように、 この第2実施例のビット位相同期回路は、第1実施例の ビット位相同期回路に比べて、メモリ部の構成、及び、 メモリ部に入力データを取り込むための構成が異なって いる。

【0059】第1実施例の場合、書込みカウンタ15が 書込みクロックWCKに基づいて形成したラッチ指令信 号W1及びW2に同期して入力データを取り込むように しているが、書込みカウンタ15での処理遅延のため、 入力データに対するラッチ指令信号W1及びW2の同期 性は、入力データに対する書込みクロックWCKの同期 性より若干劣っている。そのため、ジッタ余裕度を小さ くする恐れがある。

【0060】そのため、第2実施例においては、入力デ

【0061】図6において、入力データを取り込むため の2個のラッチ回路11a及び12aのそれぞれの前段 には、対応するセレクタ21、22が設けられている。 【0062】ラッチ回路11aの前段のセレクタ21に は、選択入力として、入力データ及びラッチ回路11a のラッチデータが入力され、選択制御信号として第1実 施例におけるラッチ指令信号W1より書込みクロックW CKの半分の周期だけ進んだ図7 (C) に示す信号W1 1が与えられている。従って、選択制御信号W11は、 書込みクロックWCKに同期しており、その2倍の周期 を有するものである。セレクタ21は、選択制御信号W 11が有意なときに入力パルスを選択し、選択制御信号 W11が非有意なときにラッチ回路11aのラッチデー タを選択するものである。そのため、選択制御信号W1 1が非有意なときの入力データは、セレクタ21で選択 されることはない。

【0063】ラッチ回路11aには、ラッチ指令信号と して書込みクロックWCKが直接入力されている。従っ て、ラッチ回路11aは、セレクタ21からの出力デー 40 タを書込みクロックWCKの立上りエッジでラッチす る。

【0064】セレクタ21が選択制御信号W11に応じ て入力データを選択している状態において生じた書込み クロックWCKの立上りエッジで入力データがラッチさ れ、その直後のセレクタ21が選択制御信号W11に応 じてラッチデータを選択している状態において生じた書 込みクロックWCKの立上りエッジではそのラッチデー タが再度ラッチ回路11aにラッチされる。

【0065】かくして、図7 (E) に示すように、入力 *50* 【0073】図8において、第3実施例のビット位相同

データの1個置きのビット値が、2倍の期間(書込みク ロックWCKの2周期分)に引き伸ばされて、しかも書 込みクロックWCKに同期してラッチ回路11aから出 力される。

【0066】一方、ラッチ回路12aの前段のセレクタ 22には、上述した選択制御信号W11と逆相の選択制 御信号W21が与えられている。従って、セレクタ22 及びラッチ回路12aの機能により、図7(F)に示す ように、上記ラッチ回路11aがラッチしたのと異なる 10 入力データの1個置きのビット値が、2倍の期間(書込 みクロックWCKの2周期分)に引き伸ばされて、しか も書込みクロックWCKに同期してラッチ回路12aか ら出力される。

【0067】このような入力データの取込み構成部以外 の構成及び動作は、第1実施例と同様であるのでその説 明は省略する。なお、位相比較回路17には、第1実施 例とは異なって、書込み側の位相情報として選択制御信 号W11が入力されるが、位相比較点は、図7に示すよ うに、その選択制御信号W11のエッジではなく、ラッ ータの取込みに書込みクロックWCKを直接利用させる 20 チ回路11aにラッチされる開始時点である。かかる比 較のために、書込みクロックWCKをも位相比較回路1 7に入力するようにしても良い。

> 【0068】従って、第2実施例も、原理的には第1実 施例と同一であり、第1実施例と同様な効果を得ること ができる。

【0069】書込みカウンタ15の構成によって処理遅 延の影響が大きいのならば、第2実施例のように、書込 みクロックをラッチ指令信号に用いることが、ラッチデ ータと書込みクロックとの同期精度が高まって好まし 30 い。なお、ラッチ回路だけを用いて書込みクロックを単 純にラッチ指令信号として用いた場合には、入力データ の期間を2倍に引き伸ばすことができないので、セレク

タ21、22を設けると共に、ラッチデータのフィード

バックを行なうようにしている。 【0070】(C)第3実施例

次に、本発明によるビット位相同期回路の第3実施例を 図面を参照しながら説明する。図8は、第3実施例のビ ット位相同期回路の構成を示すプロック図であり、図9 は、その各部タイミングチャートである。

【0071】この第3実施例のビット位相同期回路は、 パラレルデータをシリアルデータに多重する機能を備え たビット位相同期回路であり、パラレルデータの各ビッ トデータについて見た場合に、第1実施例のビット位相 同期回路とほぼ同様な原理に従っているものである。

【0072】なお、図8は、読出しクロックRCKの周 波数 fr の書込みクロックWCKの周波数 fw に対する 倍数Nがパラレルデータのビット数に等しい場合を示し ており、図9は、そのNが4である場合のタイミングチ ャートを示している。

10

14

期回路30は、入力データ取込み用のN個のメモリ部3 1-0~3~1-(N-1) と、書込みカウンタ32と、 多重化用の読出しカウンタ33と、位相比較回路34 と、2N:1セレクタ35とから構成されている。

【0074】パラレルデータの各ビットデータはそれぞ れ対応するメモリ部31-0、…、31-(N-1) に 与えられる。各メモリ部31-i (iは0~ (N-1)) はそれぞれ、図10に示すように、例えばD型フ リップフロップ回路でなる2 (=M) 個のラッチ回路4 1-i及び42-iでなり、これらラッチ回路41-i 及び42-iには図9(A)に示すiビット目のデータ が入力されている。

【0075】書込みカウンタ32には、入力されたパラ レルデータに同期した図9 (B) に示す書込みクロック WCKが与えられ、書込みカウンタ32は、この書込み クロックWCKに基づいて、上述した2種類のラッチ回 路41-0~41-(N-1)及び42-0~42-(N-1) のそれぞれに対する書込みクロックWCKに 同期したラッチ指令信号W1及びW2を形成する。書込 みカウンタ32が形成するこれらラッチ指令信号W1及 20 びW 2 も、図 9 (C) 及び (D) に示すように第1実施 例と同様に相補的なものである。

【0076】従って、同一メモリ部31-i内の2個の ラッチ回路 41-i及び42-iは、図9 (E) 及び (F) に示すように、i ビット目のビットデータの連続 するビット値を交互に取込み、そのラッチデータの周期 は入力データの2倍の周期になる。全てのメモリ部31 -0~31- (N-1) からの2個ずつのラッチデータ の計2N個のラッチデータは、セレクタ35に選択入力 として与えられる。

【0077】読出しカウンタ33には、図9(B)に示 す書込みクロックWCKに非同期であってそのN倍の周 波数を有する図9 (P) に示す読出しクロックRCKが 与えられている。読出しカウンタ33は、この読出しク ロックRCKに基づいて、セレクタ35に与える2N個 の選択制御ビットR1-0~R1-(N-1)及びR2 -0~R2-(N-1)を形成する。

【0078】読出しカウンタ35が形成する各選択制御 ピットR1- (N-1)、…、R1-0、R2- (N-1)、…、R2-0はそれぞれ、図9(H)、…、

(O) に示すように、基本的にはデューティ比が1/2 N (図9はNが4で示している) のパルス信号でなり、 選択制御ビットR1-iの有意期間と選択制御ビットR 2-iの有意期間とが半周期ずつずれたものである。な お、各選択制御ビットR1-i、R2-iの有意期間 は、入力データの1ビット期間の1/Nであり、また、 読出しクロックRCKの1周期に等しい。

【0079】セレクタ35は、選択制御ビットR1-i が有意のときには、iビット目用のメモリ部31-iの ラッチ回路41-iのラッチデータを選択し、選択制御 *50* パラレルデータの多重化を実行できるビット位相同期回

ビットR2ーiが有意のときにラッチ回路42ーiのラ ッチデータを選択する。

【0080】読出しカウンタ35が形成する各選択制御 ピットR1-(N-1)、…、R1-0、R2-(N-1)、…、R2-0は、図9(H)~(O)に示すよう に、この順序で有意期間を順次とるものであるので、セ レクタ35は、ラッチ回路41-3、41-2、41-1, 41-0, 42-3, 43-2, 42-1, 42-0のラッチデータの順に選択し、かくして、セレクタ3 5からは、図9 (Q) に示すような多重化されたシリア ルデータが出力される。ここで、選択制御ビットR1ー i及びR2-iが読出しクロックRCKに同期している ものであるので、このシリアルデータも読出しクロック RCKに同期しているものである。

【0081】位相比較回路34には、書込みカウンタ3 2からのラッチ回路41-iへのラッチ指令信号W1、 読出しカウンタ33からのセレクタ35へのラッチ回路 41-3~41-0のラッチデータの選択指示に係る選 択制御ビットR1-3~R1-0、及び、読出しクロッ クRCKが与えられる。

【0082】ラッチ回路41-i又は42-iへの入力 データの取込みと、ラッチ回路41-i又は42-iの 格納データの出力データへの選択とがほぼ同時に行なわ れると、同一データを2度出力データにしたり出力デー 夕にされない格納データが生じたりするスリップが発生 するので、この第2実施例においては、ラッチ指令信号 W1の立上りエッジを中心とした書込みクロックWCK の半分の周期をラッチ回路41-iの格納データを出力 データにすることの禁止位相範囲AROとしており、こ 30 れ以外の時間をラッチ回路 41-i の格納データを出力 データにすることの許容位相範囲AR1としている。

【0083】位相比較回路33は、入力された各種信号 に基づいて、選択制御ピットR1-iの立上りエッジが 禁止位相範囲ARO又は許容位相範囲AR1のいずれの 時間位置にあるかを判定し、選択制御ビットR1-iの 立上りエッジが禁止位相範囲AR0に位置するときに は、図9 (G) に示すように、リセット信号を読出し力 ウンタ33に与える。

【0084】読出しカウンタ33は、リセット信号が与 40 えられたとき、選択制御ビットR1-i及びR2-iの 位相をずらす。この第2実施例の場合、読出しカウンタ 33は、図5 (H)~(O)に示すように、リセット信 号が与えられる前の選択制御ビットR1-i及びR2iの位相を、リセット信号が与えられたときには、それ ぞれその1/2 N周期だけ遅らせる。なお、ずらす位相 量はこれに限定されない。

【0085】従って、上記第3実施例によれば、2個の メモリによって、高速な読出しクロックへのパラレルデ ータの各ビットデータの乗せ換えを実行できる、しかも 路を実現できる。この第3実施例によれば、読出し側の 位相数を、多重化に必要な最低限の位相数の2倍にした ことにより、2個のメモリによって実用上十分なピット 位相同期回路を実現できている。

【0086】また、第3実施例によっても、メモリ数を 従来より減少させているが、入力クロックのジッタ余裕 度は従来回路と同様である。さらに、第3実施例によっ ても、入力データの速度が高速であっても設計を容易に できるという効果を得ることができる。

【0087】(D)第4実施例

次に、本発明によるビット位相同期回路の第4実施例を図面を参照しながら説明する。図11は、第3実施例のビット位相同期回路の構成を示すプロック図であり、図12は、その各部タイミングチャートである。なお、図11において、図8との同一、対応部分には、同一符号を付して示している。

【0088】この第4実施例のビット位相同期回路も、パラレルデータをシリアルデータに多重、変換する機能を備えたビット位相同期回路であり、パラレルデータの各ビットデータについて見た場合に、第2実施例のビッ 20ト位相同期回路とほぼ同様な原理に従っているものである。

【0089】この第4実施例は、第3実施例と比較した場合、メモリ部31-iの構成が異なっている。すなわち、メモリ部31-iを、図13に示すように、ラッチ回路41-i及び42-iだけではなく、第2実施例と同様にセレクタ51-i及び52-iを有するように構成した点が、第3実施例と異なっており、他の構成は第3実施例と同様な構成である。このように構成を相違させた理由は、第1実施例と第2実施例との関係と同一で30ある。従って、第4実施例の動作、機能は、第3実施例及び第2実施例の説明から明らかであるのでその説明は省略する。

【0090】この第4実施例によっても、第3実施例と同一の効果を得ることができる。

【0091】(E)他の実施例

上記各実施例においては、1系統のビットデータを処理 する系に2個のメモリを設けたものを示したが、メモリ 数はこれ以上あっても良い。

【0092】上記第1及び第2実施例においては、入力 40 データ及び出力データの速度が等しいものを示したが、メモリ数を多くすると共に、読出しカウンタからの選択制御ビットの有意タイミングや出力用セレクタの構成等をNの値に応じて適宜変更することにより、速度変換を伴うビット位相同期回路にも本発明を適用することができる。同様に、第3又は第4実施例の回路を一部修正して、多重化に伴う速度変換以外の速度変換を伴うビット

16

位相同期回路に本発明を適用することができる。

[0093]

【発明の効果】以上のように、本発明によれば、入力デ ジタルデータのビット値を格納するM(Mは2以上の自 然数) 個のメモリを有するメモリ部と、第1のクロック に基づいて、入力デジタルデータの各ピット値を格納す るメモリを巡回的に可変させる、第1のクロックに同期 した書込メモリ規定信号を形成してメモリ部に与える書 込制御手段と、第1のクロックのN(Nは2以上の自然 10 数) 倍の周波数を有する第2のクロックに基づいて、格 納ビット値を出力させるメモリを巡回的に可変させる、 第2のクロックに同期した読出メモリ規定信号を形成し てメモリ部に与えるものであって、読出メモリ規定信号 として、第2のクロックの周期の整数倍だけ位相が異な る複数種類のものを形成可能な読出制御手段と、書込メ モリ規定信号及び読出メモリ規定信号に基づいて、同一 メモリにおける書込と読出との競合を監視し、競合時 に、異なる位相の読出メモリ規定信号を読出制御手段か ら出力させる位相比較手段とを有するので、エラスティ ックストアのメモリ数を従来に比して減少できる(従来 では困難であった2個にもできる) ビット位相同期回路 を実現できる。

【図面の簡単な説明】

【図1】第1実施例の原理説明用ブロック図である。

【図2】従来回路の一般的構成を示すブロック図である。

【図3】 読出側クロックが高周波数の従来回路を示すプロック図である。

【図4】第1実施例の構成を示すブロック図である。

【図5】第1実施例の各部タイミングチャートである。

【図6】第2実施例の構成を示すブロック図である。

【図7】第2実施例の各部タイミングチャートである。

【図8】第3実施例の構成を示すプロック図である。

【図9】第3実施例の各部タイミングチャートである。

【図10】第3実施例のメモリ部の構成例を示すブロック図である。


【図11】第4実施例の構成を示すブロック図である。


【図12】第4実施例の各部タイミングチャートである


7 【図13】第4実施例のメモリ部の構成例を示すブロック図である。

【符号の説明】


ES1…エラスティックストアES1、MEM1、ME M2…メモリ、M1…メモリ部、WK1…曹込制御手 段、RK1…読出制御手段、φCOMP…位相比較回 路。









【図5】




【図6】




【図7】




[図8]



[図9]



【図11】



【図12】

